Контроллеры семейства C5000

Архитектура цифровых сигнальных процессоров семейства C55x™

Новое поколение цифровых сигнальных процессоров C55x базируется на принципах, заложенных в предыдущем поколении мощных и экономичных ЦСП семейства C54x. Процессоры C55x обладают новыми программными возможностями, в то же время сохраняя программную совместимость с существующими устройствами семейства C54x. Широкие возможности нового семейства цифровых сигнальных процессоров C55x позволяют использовать их в мобильных устройствах для подключения к сети Internet, высокоскоростной радиосвязи и многих других. Перечислим основные особенности ядра ЦСП C55x:

Передовые технологии автоматического управления режимами энергопотребления

Ядро цифровых сигнальных процессоров семейства C55x обладает новыми возможностями управления энергопотреблением любых периферийных модулей, массивов памяти и узлов ЦПУ. Мониторинг осуществляется автоматически, при этом те узлы процессора, которые в текущий момент не используются, выключаются.

Увеличенное число отключаемых блоков (Idle Domains)

В целях дальнейшего улучшения функций управления энергопотреблением в процессорах семейства C55x с 3 до 64 увеличено количество конфигурируемых блоков, в которых отключается питание в режиме "idle". Блок может состоять из следующих компонентов:

• ЦПУ
• Кэш
• Периферийные модули
• Модуль прямого доступа к памяти (DMA)
• Тактовый генератор
• Интерфейс внешней памяти (EMIF)

Использование этой опции позволяет значительно оптимизировать энергопотребление и снизить общую стоимость системы. Благодаря снижению энергопотребления уменьшается рассеиваемая ядром процессора C55x мощность, что обеспечивает инженеру большую гибкость при разработке топологии печатной платы.

Одним из существенных нововведений, применённых в цифровых сигнальных процессорах семейства C55x, является поддержка инструкций переменной длины, базирующихся на обновлённой схеме адресации:

• Длина инструкции 8, 16, 24, 32, 40 или 48 бит.
• Выборка команд увеличена с 16 до 32 бит.
• Встроенный буфер инструкций производит автоматическую распаковку инструкций для наиболее эффективного их выполнения.

Благодаря вышеперечисленным нововведениям, у ядра C55x снижена активность шины памяти ядра, что привело к снижению энергопотребления. Увеличение длины инструкций позволило выполнять большее число операций за один такт, что повысило производительность процессора и позволило снизить стоимость системы.

Ядро ЦСП C55x обладает повышенным параллелизмом, что позволяет значительно улучшить потактовую эффективность, вкупе с:

• Дополнительным аппаратным обеспечением - сдвоенными модулями 17 x 17 бит MAC, вторым 16-битным АЛУ, четырьмя дополнительными регистрами данных (используемых для простых вычислений) и четырьмя 40-битными аккумуляторами, позволяющими выполнять больше действий за один такт, существенно снижая общее энергопотребление.
• Новыми программными возможностями:
  • Автоматическим запараллеливанием инструкций
  • Встроенными параллельными инструкциями
  • Параллельными инструкциями, задаваемыми пользователем
  • Дополнительными инструкциями, повышающими ортогональность
• Дополнительными шинами и расширенной адресацией - для приближения производительности ядра к теоретическому максимуму, ядро C55x обладает:
  • Тремя 16-битными шинами чтения данных
  • Двумя 16-битными шинами записи данных
  • Одной 32-битной программной шиной
  • Шестью 24-битными адресными шинами

Повышенная плотность кода задач управления

Новые программные возможности, оптимизированные для задач управления и реализованные в ядре C55x, позволяют отказаться от использования дополнительных микроконтроллеров, возложив все задачи управления на ЦСП:

• Новый модуль буфера инструкций, способный оперировать с инструкциями с переменной длиной позволяет повысить плотность кода и эффективность работы, в результате снижая энергопотребление.
• Дополнительные регистры данных и АЛУ ускоряют простые вычисления арифметических и логических операций, повышая типизацию кода задач управления.
• Условное выполнение - большинство задач управления используют значительное число условных переходов по определённым условиям. Для ускорения таких операций, ядро C55x подготавливает выполнение обоих вариантов, таким образом, после осуществления выбора ядро готово выполнять следующее действие немедленно.

Интерфейс внешней памяти

Интерфейс EMIF внешней памяти ядра C55x обладает повышенной пропускной способностью, опциями расширенной памяти и автоматического отключения питания, обеспечивая 32-разрядный скоростной доступ к памяти типа:

• Синхронное статическое ОЗУ с пакетной выборкой (Synchronous Burst SRAM) и синхронное динамическое ОЗУ (synchronous DRAM)
• Асинхронные статические и динамические ОЗУ, ПЗУ и флеш-память (Asynchronous SRAM, DRAM, ROM & Flash)

Кэш инструкций с пакетным заполнением (Burst Fill)

Ядро цифровых сигнальных процессоров C55x обладаем кэшем инструкций, позволяющим значительно увеличить скорость выполнения инструкций из внешней памяти без значительного увеличения энергопотребления. Благодаря тому, что несколько инструкций могут быть загружены в кэш одновременно, процессору не требуется доступ к памяти по каждой инструкции, при этом операции выполняются на максимальной частоте ядра.

Упрощённый процесс отладки кода

Улучшенное аппаратное обеспечение эмуляции, имеющееся в ЦСП C55x, совместно с программным обеспечением eXpressDSP™ и другими отладочными средствами позволяет упростить и ускорить процесс отладки кода.

• Отладка без вмешательства: установка точки просмотра ("watch point") позволяет наблюдать изменения в требуемых регистрах во время выполнения программы, без остановки ЦСП.
• Обмен данными в реальном режиме времени (RTDX) позволяет наблюдать результаты работы программы без остановки ЦСП.
• Буфер FIFO трассировщика, работающий с эмулятором XDS510 фирмы Texas Instruments позволяет сохранять последние 16 переходов программного счётчика и 32 значения программного счётчика.

Архитектура цифровых сигнальных процессоров семейства C54x™

Семейство цифровых сигнальных процессоров TMS320C54x является на сегодняшний день одним из самых популярных в мире, обладая полноценной линейкой из 15 разнообразных устройств с диапазоном производительности от 30 до 532 MIPS. Передовая архитектура и набор инструкций семейства C54x обеспечивает исключительно малый объём кода для типовых задач ЦСП, позволяя использовать встроенное ОЗУ с максимальной эффективностью. Перечислим основные особенности ядра ЦСП C54x:

• Ускоритель Витерби позволяет уменьшить длину операции "Viterbi butterfly update" до четырёх инструкций для декодирования каналов GSM, позволяя высвободить ресурсы ЦПУ для других задач. Четыре внутренние шины и два генератора адреса обеспечивают возможность параллельных выборок инструкций и данных, облегчая проблему нехватки ресурсов памяти.
• 40-битный сумматор и два 40-битных аккумулятора обеспечивают поддержку критических параллельных инструкций, выполняющихся за один такт.
• Дополнительный 40-битный сумматор на выходе умножителя позволяет осуществлять неконвейерные операции типа MAC либо два умножения и два сложения одновременно.
• Однотактовая нормализация и вычисление экспоненты ускоряют работу с числами плавающей точкой, используемыми при сжатии звука.
• Умножитель 17 x 17 реализует знаковое и беззнаковое 16-битное умножение с округлением и контролем переполнения за одну инструкцию.
• Дополнительные однотактовые инструкции позволяют ускорить выполнение типовых задач ЦСП, таких, как симметричный КИХ-фильтр.
• Шесть вспомогательных регистров и программный стек упрощают работу с компилятором языка C для чисел с фиксированной точкой.
• Высокопроизводительные мультиядерные версии C542x и C544x, предназначенные для инфраструктурных задач с пониженным энергопотреблением, таких, как универсальный порт и т.д.

Периферийные устройства семейства C5000

Семейство 16-битных цифровых сигнальных процессоров с фиксированной точкой C5000 обладает широчайшим выбором требуемых разработчикам встроенных периферийных устройств. Ориентированная на высокоэффективные портативные устройства с батарейным питанием, платформа процессоров C5000 обеспечивает высокую гибкость при разработке, обладая такими периферийными устройствами, как:

• Интерфейс USB 2.0 Full-Speed
• Аппаратный УСАПП (UART)
• Интерфейс Inter Integrated-Circuit (I2C)
• Аналогово-цифровой преобразователь (АЦП)
• Поддержка карт Multimedia Card / Secure Digital (MMC/SD)
• Аппаратная поддержка видео
• Многоканальные буферизованные последовательные порты (McBSP)
• Непосредственный доступ к памяти (DMA)
• 8/16-битный интерфейс Enhanced Host Port Interface (EHPI)

Интерфейс USB 2.0 Full-Speed (12 Mбит/с) - C5509

Совместимость с другими USB-совместимыми устройствами. Сертифицированная организацией USB Implementers Forum скорость передачи данных до 12 Mбит/с.

• Два ендпойнта для служебных транзакций
• 14 ендпойнтов общего назначения для других типов передачи данных, таких, как:
  • Транзакции типа Bulk, interrupt и isochronous
  • Опциональная двойная буферизация для ускорения транзакций
  • Выделенный канал прямого доступа к памяти (DMA) для передачи данных между ендпойнтами общего назначения и памятью ЦСП без использования ресурсов ЦПУ.

Аппаратный УСАПП (UART) - C5404, C5407, C5502

• Стандартный асинхронный протокол, осуществляющий преобразование данных из последовательного в параллельный формат для связи периферийных устройств с ЦПУ.
• Обладает возможностями контроля и схемой прерываний, предназначенными для минимизации программных затрат при управлении транзакциями.
• Возможность перевода приёмопередатчика в вспомогательный режим FIFO-буферизации, позволяющий высвободить ресурсы процессора и сократить программные затраты при помощи буферизации принимаемых и передаваемых данных.

Интерфейс Inter Integrated-Circuit (I2C) - C5502, C5509

• Обеспечивает "прозрачный" интерфейс между ЦСП семейства C55x и I2C-совместимыми устройствами.
• Передача и приём данных длиной до 8 бит из/в ЦСП C55x посредством беспроводного интерфейса I2C.

Аналогово-цифровой преобразователь (АЦП) - C5509

• Архитектура аналогово-цифрового преобразования последовательного приближения с разрядностью до 10 бит обеспечивает сверхнизкое энергопотребление.
• Максимальная частота выборки до 21.5 кГц.
• Предназначен для оцифровки аналоговых сигналов, таких, как напряжение на движке переменного резистора на панели оператора, напряжение элемента питания и т.д.

Поддержка карт Multimedia Card / Secure Digital (MMC/SD)- C5509

• "Прозрачный" интерфейс к двум наиболее популярным типам карт флеш-памяти, предназначенным для хранения цифровых данных, таких, как звуковые файлы, файлы изображений, видео и т.д.
• Поддержка аппаратных протоколов MMC/SD и SPI
• Программируемая тактовая частота для обеспечения требуемых временных соотношений между аппаратным контроллером MMC/SD и картой.
• Блок MMC/SD обеспечивает передачу данных между ЦПУ или контроллером прямого доступа к памяти (DMA) и картой памяти.

Аппаратная поддержка видео - C5510, C5509

• Три блока аппаратной поддержки видео, поддерживаемые семейством C55x включают:
  • Прямое/обратное дискретное косинусное преобразование (DCT)
  • Интерполяция пикселов
  • Вычисление промежуточных точек при движении
• Обеспечивает высокую производительность видеокодека, при этом высвобождая более половины ресурсов ЦПУ для обработки дополнительных задач, таких, как преобразование цветовых схем, задачи пользовательского интерфейса, стек TCP/IP, обработка звука и т.д.
• С-эквивалентные и вызываемые из программ на языке С функции с высокой степенью оптимизации являются частью библиотеки TMS320C55x DSP Image/Video Processing Library (IMGLIB), бесплатно доступной в TI Foundation Library.

Многоканальные буферизованные последовательные порты (McBSP)

• Высокоскоростные полнодуплексные последовательные порты:
  • Полнодуплексная связь
  • Двойная буферизация данных для непрерывного обмена
• Непосредственная связь с:
  • Устройствами семейства C5000
  • Кодеками
  • Фреймерами T1/E1
  • MVIP-совместимыми устройствами
  • ST-BUS совместимыми устройствами
  • IOM-2 совместимыми устройствами
  • AC97 совместимыми устройствами
  • IIS совместимыми устройствами
  • SPI™ совместимыми устройствами
• До 32/128 каналов приёма/передачи
• Размер данных 8, 12, 16, 20, 24 или 32 бит
• Программируемое внутренне тактирование и формирование фреймов
• Встроенное аппаратное сжатие и распаковка данных в форматах µ-law или A-law

Непосредственный доступ к памяти (DMA)

• Передача данных между точками в адресном пространстве без участия ЦПУ
• Перемещение данных из/в встроенной памяти, внешней памяти и периферийных устройств параллельно с работой ЦПУ
• Функционирует независимо от ЦПУ
• 6/12/24-канальный порт для интерфейса EHPI обеспечивает непосредственный обмен данными между EHPI и памятью (только в семействе C55x™)

8/16-битный интерфейс Enhanced Host Port Interface (EHPI)

• Параллельный порт, обеспечивающий управляющему процессору непосредственный доступ к памяти ЦСП
• Конфигурируемый режим доступа к памяти ЦСП - доступ только управляющему процессору (Host Only Mode (HOM)) либо общий доступ (Shared Access Mode (SAM))
• Возможен обмен информацией с управляющим процессором через встроенную либо внешнюю память
• Доступ ко всей встроенной памяти ЦСП (либо доступ к части внешней памяти через интерфейс DMA)

		RUS Цифровые сигнальные процессоры TMS320C55x™
		RUS Цифровые сигнальные процессоры TMS320C54x™