TMS320UC5405

Цифровой процессор для обработки сигналов с фиксированной запятой

Отличительные особенности:

• Усовершенствованная многошинная архитектура с тремя раздельными 16-разрядными шинами памяти данных и одной шиной памяти программ
• 40-разрядное арифметико-логическое устройство (АЛУ), в т.ч. 40-разрядное сдвиговое устройство и два отдельных 40-разрядных аккумулятора
• Умножающее устройство 17 х 17 бит в сочетании с 40-разрядным отдельным накопителем позволяют выполнить одну операцию умножение/накопление за один цикл
• Блок сравнения, выбора и записи (CSSU) для выбора сложения/сравнения оператора Viterbi
• Шифратор порядка для вычисления порядка значения в 40-разрядном аккумуляторе за один цикл
• Два адресных генератора с 8 вспомогательными регистрами и 2 вспомогательными блоками регистровой арифметики (ARAU)
• Упрощенный интерфейс внешней памяти (доступность 6-разрядного адреса, A0?A5)
• Шина данных с функцией удержания предыдущих уровней на шине адреса при переходе шины в высокоимпедансное состояние
• Встроенное ПЗУ 4K x 16 бит
• Встроенное двухпортовое ОЗУ 16K x 16 бит (DARAM)
• Инструкции для выполнения повторяющихся операций
• Инструкции копирования блоков памяти
• Инструкции с 32-разрядным операндом
• Инструкции с чтением двух или трех операндов
• Арифметические инструкции с параллельной записью и параллельным чтением
• Инструкции условной записи
• Быстрый выход из прерываний
• Встроенные периферийные устройства
  • Программно-управляемый генератор состояний ожидания и программируемое переключение банков
  • Встроенный синтезатор частоты синхронизации на основе ФАПЧ с внутренним генератором или внешним источником синхронизации
  • Два многоканальных буферизованных последовательных порта (McBSP)
  • 8-разрядный расширенный интерфейс параллельного хост-порта (HPI8)
  • Два 16-разрядных таймера
  • Шестиканальный контроллер прямого доступа к памяти (ПДП)
• Управление потребляемой мощностью с помощью инструкций ввода экономичных режимов работы IDLE1, IDLE2 и IDLE3
• Управление отключением CLKOUT
• Встроенная логика эмуляции на основе стандарта граничного сканирования IEEE 1149.1 (JTAG)
• Время выполнения однотактной инструкции с фиксированной запятой 12,5 нс (80 миллионов операций в секунду)
• Напряжение питания ядра 1.8В
• Напряжение питания ввода-вывода 1.8В..3.6В позволяет работать от одного источника напряжением 1.8В или от двух источников питания
• Доступность в 143-выводном корпусе MicroStar Junior BGA (матричное расположение сферических контактов) (суффиксы GQW/ZQW)

Структурная схема:

Расположение выводов:

Общее описание:

TMS320UC5405 - цифровой процессор для обработки сигналов с фиксированной запятой, идеальный для применения в маломощных и высокопроизводительных приложениях. Данный процессор характеризуется очень низкой потребляемой мощностью и уровнем гибкости, который позволяет использовать его в системах с различной конфигурацией напряжений питания. Широкий диапазон напряжений питания позволяет работать данному процессору от одного напряжения 1.8В или от двух напряжений в системах со смешанными напряжениями. Данная особенность исключает необходимость во внешнем преобразователе уровня и снижает потребляемую мощность в набирающих популярность системах с напряжением питания менее 3В. TMS320UC5405 по сути идентичен ЦПОС TMS320UC5402. Ниже приведен перчень их основных отличий:

• Упрощенный интерфейс внешней памяти: доступно 6 адресных линий (A0-A5) и 16 линий данных (D0-D15).
• Сигналы MSC и IAQ не доступны.
• Существенно уменьшенный размер памяти.

ЦПОС Texas Instrument (TI) не требует подачи напряжений питания ядра и ввода-вывода в определенной последовательности. Однако при разработке системы необходимо гарантировать, что ни одно из напряжений питания не будет присутствовать в течение длительных периодов, если другое питание находится на уровне ниже допустимого. Чрезмерное превышение данных условий может повлиять на долговременную надежность процессора.

При рассмотрении задач системного уровня, как, например, конфликты при обращении к шине, может потребоваться реализация функции формирования напряжений питания в заданной последовательности. В этом случае, напряжение питания должно возникать одновременно или с опережением возникновения напряжения питания буферов ввода-вывода, и сниматься после отключения питания буферов ввода-вывода. TMS320UC5405 выполнен на основе прогрессивной модифицированной Гарвардской архитектуры, которая использует одну шину памяти программ и три шины памяти данных. Данный процессор содержит арифметико-логическое устройство (АЛУ) с высокой степенью параллелизма, специализированную аппаратную логику, встроенную память и дополнительные встроенные периферийные устройства. Основной операционной гибкости и производительности ЦПОС является высоко специализированный набор инструкций.

Документация:

		1046 kB Engl Полное описание микросхем TMS320UC5405
		RUS Контроллеры семейства C5000. Архитектура

---

---

Главная - Микросхемы - DOC - ЖКИ - Источники питания - Электромеханика - Интерфейсы - Программы - Применения - Статьи